Mihai Sprinceana
Un forum de programare cu de toate. Va astept sa va inscrieti si sa deveniti moderatori. Oricine este binevenit aici sa se inscrie si sa aiba acces la informatie free! Fiecare este liber sa adauge proiecte programe free etc. Ajutati acest forum sa devina o comunitate puternica unde fiecare invata de la fiecare! Tot ce trebuie sa faceti este sa va inregistrati si fiecare contributie se poate dovedi utila in timp! Forumul este free informatia free dk aveti timp liber ajutati si pe ceilalti si invatati si voi in acelasi timp! Haideti sa facem ceva pt.a ne ajuta intre noi!
Cititi regulament postare forum inainte de a posta!
|
Lista Forumurilor Pe Tematici
|
Mihai Sprinceana | Inregistrare | Login
POZE MIHAI SPRINCEANA
Nu sunteti logat.
|
Nou pe simpatie:
Jamieknv Profile
 | Femeie
24 ani
Bucuresti
cauta Barbat
26 - 55 ani |
|
|
buivietkhoa1919upg
Moderator
Inregistrat: acum 18 ani
Postari: 11
|
|
//Semisumator pe 1 bit (1'b)
module Fsumator(ci1,si,xi,yi,ci); //declar iesiri finale apoi intrari
input xi,yi,ci; //declaratia intrarilor
output si,ci1; //declaratia iesirilor
wire w1,w2,w3; //legaturi de tip fir
and(w2,xi,yi); //portile logice care intra in cadrul schemei; se trec iesirile apoi intrarile, poarta SI
xor(w1,xi,yi); //poarta SAU EXCLUSIV
xor(si,w1,ci);
and(w3,w1,ci);
or(ci1,w3,w2); //poarta SAU
endmodule
module simulous; //modulul de simulare
reg xi,yi,ci; //declar registrii adica intrarile cu cuvantul rezervat reg
wire si,ci1; //de tip wire sunt iesirile
Fsumat sumat1(si,ci1,xi,yi,ci); //apelul modulului Fsumat
initial
begin
r=1'b0;y=1'b0;g=1'b0;
#5 r=1'b0;y=1'b0;g=1'b1;
#5 r=1'b0;y=1'b1;g=1'b0;
#5 r=1'b0;y=1'b1;g=1'b1;
#5 r=1'b1;y=1'b0;g=1'b0;
#5 r=1'b1;y=1'b0;g=1'b1;
#5 r=1'b1;y=1'b1;g=1'b0;
#5 r=1'b1;y=1'b1;g=1'b1;
end
initial
$monitor($time," input=%b%b%b->output=%b",r,y,g,fm); //afisare cu directiva $monitor
endmodule
|
|
| pus acum 18 ani |
|